Старший инженер по проверке (проектирование) в Gransoft solutions

В этой роли вы будете:
Отвечать за функциональную проверку и утверждение SOC. 

Помогите определить комплексную методологию проверки для SOC. 

Разработка плана тестирования, цели покрытия, повышение производительности моделирования и методология регрессии с использованием Verilog, System Verilog, UVM, C/C++, Perl/Python. 

Оцените компромисс между блочной и полной проверкой чипа с помощью направленных и ограниченных случайных тестов, чтобы определить границы проверочного испытательного стенда. 

Разработать стратегию проверки на уровне системы. 

Разработайте многоразовое содержимое плана тестирования системного уровня и выполните его. 

Создайте многоразовый и масштабируемый испытательный стенд. 

Интегрируйте VIP для AHB/APB/I3C/SPI/UART/JTAG/и т. д. 

Интегрируйте VIP для PCIE/AXI и создайте системные стимулы на основе библиотеки VIP-стимул. 

Интегрируйте модель DIMM и работайте с дизайнерами над созданием и реализацией сложных функций трансляции адресов. 

Разработайте VIP для сложных собственных протоколов. 

Осуществление покрытия для закрытия проверки, проведение проверок. 

Разрабатывать и поддерживать регрессии, инструменты, инфраструктуру. 

Оценивайте производительность и работайте с архитекторами и дизайнерами, чтобы обеспечить соответствие требованиям. 

Напишите проверочную прошивку, поднимите реальную прошивку. 

Функциональная поддержка запуска и отладки на платформе FPGA/эмуляции. 

Работайте с архитекторами и дизайнерами, чтобы создать SOC без ошибок. 

Закройте полный цикл проверки блока/подсистемы/полного чипа/мультичипа. 

Поддержка посткремниевого воспитания.

Мы ищем:
< i>Увлечен решением сложных проблем посредством независимой практической работы с использованием новейших инструментов, потоков и методологий проверки. 

Опыт создания среды верификации с нуля для IP/SubSystem/SOC с использованием Verilog, System Verilog, UVM, C/C++, perl, Python. 

Подтвержденный опыт полной проверки чипов, от разработки плана до утверждения. 

Сильные письменные и устные коммуникативные навыки для тесного сотрудничества с командами по проверке, проектированию и архитектуре. 

Большой плюс, если у вас есть опыт работы с такими инструментами эмуляции, как Veloce, Cadence Palladiuma 
Опыт проверки системной архитектуры, включая подсистемы памяти, Периферийные устройства ввода-вывода (SPI/UART/I3C/JTAG), протоколы шины (AXI/APB/AHB), PCIE, PHY, NOC, межсоединения, фабрики, конструкции на основе RISC-V, кластеры ЦП, ускорители. 

Опыт руководства и наставничества членов команды.

Большой плюс, если у вас есть:
• Опыт формальной проверки 
• Опыт работы с PCIe 4, 5 или 6 
• CXL, UCIe и общая скорость протоколы межсетевого взаимодействия. Для проверки уровня PHY, PIPE-а и уровня транзакций. 
• Эксперт STA по 5-нм технологиям и выше с опытом физического проектирования и синтеза (интерфейсного интерфейса) (SDC и замыкание по времени).